Verilog HDL用のシミュレーターの1つにGPL Cverがあります。 Ubuntu 20.04でGPL Cverを動かそうとしたら、いろんなVerilogファイルでCore Dumpします。 ソースコードを取り寄せて、動くようにQuick Hackしてみました。
まず、GPL Cver 2.12aのソースコードを取得してください。 長い間更新が止まっているようです。
差し替えの必要なファイルを gplcver_custom.zip にまとめました。 展開して出てくる v.h でオリジナルを置き換えてください。
Ubuntu 20.04では makefile.ubuntu20_04 でmakeできます。 昔のCコンパイラはオプション -O2 と -g が共存できなかったのですが、今では共存できます。 シンボルテーブルが不要だったら、バイナリにstripコマンドをかけてください。
Verilog HDLファイルを正しく解釈してくれているようです。 少なくともwebmasterが「こう動いてほしい」と考えたとおりのシミュレーション結果が出ています。
実機 Tang nanoやTang Primerに実装すると、シミュレーション通りに動いてくれませんが。
Tang NanoやTang Primerでもシミュレーション通りに動くようになりました。 失敗していた原因は、同期回路のクロックをFPGAのクロックピンではないピンに入れていたことでした。
2021年10月29日 初出
2022年4月14日 追記